软件发明专利说明书范文

发布时间：2018-12-14

软件发明专利说明书范文名称：基于片上系统多核融合的软件保护装置及工作方法

软件发明专利说明书范文

技术领域

本发明专利申请涉及属于软件保护领域，具体涉及一种基于片上系统多核融合的软件保护装置及工作方法。

技术背景

目前，从技术层面对软件的知识产权进行保护，主要措施有纯软件保护和硬件、软件相结合的两种保护模式。对于使用纯软件保护方式可以通过源程序反汇编或对源程序跟踪调试，很容易分析出注册验算算法，或者提取主要代码，修改代码逻辑来完成程序文件解密；基于硬件的软件的保护方法以其不易复制，成为各类软件商通常采用的有效保护手段，该类保护装置一般由单一微处理器、非易性数据存储器、接口电路和电源电路等部分组成。如公开号为CN202110552U、发明名称为“一种基于多体交叉存储技术的软件保护装置”的中国专利文献公开的保护装置，其在软件产品发行时将核心资源，包括关键信息和执行关键信息所有的功能参数，分别以不同的加密算法存储于不同的存储体，达到进一步保护软件的目的。这种类型的软件保护方式不足之处在于一方面采用单一微处理器，降低了其保密性，随着微电子逆向工程的发展，可轻易获取处理器内部电路结构，跳过软件保护字段，分析出微处理器程序，得到软件产品核心算法；另一方面，在获取微处理器程序后，能方便的读出加密存储器保存的信息。

发明内容

本发明的目的是：克服现有技术中存在的问题和不足，提供一种安全、可靠的基于片上系统多核融合的软件保护装置及方法。

本发明的技术方案是：本发明的基于片上系统多核融合的软件保护装置，其结构特点是：包括微处理器单元、上电复位电路、总线接口单元、共享存储器、掉电保护电路、USB总线和为系统提供电源的供电单元；上述的微处理器单元包括两个或两个以上的基于片上系统的微处理器，且设定其中的一个微处理器为主控微处理器；微处理器单元的两个或两个以上的微处理器、总线接口单元和共享存储器通过USB总线通信电连接；上电复位电路具有与微处理器单元的微处理器的个数相同的复位输出端；上电复位电路的各复位输出端分别对应与微处理器单元的各微处理器的外部复位控制端电连接；总线接口单元使用时与运行受保护软件的设备的总线通信电连接；上述的掉电保护电路为一种当供电单元失电时向微处理器单元的各微处理器的内部的随机存储器提供电源的电路。

进一步的方案是：上述的上电复位电路还具有电源端和应急电源端；上电复位电路包括开关三极管T1、电阻R1、电阻R2、电阻R3、电容C1、电容C2、电容C3以及个数与上电复位电路的复位输出端的个数相同的复位输出降压电阻；电容C1的一端即为上述的上电复位电路的电源端；电容C1的另一端、电阻R1的一端以及电阻R2的一端共线；电阻R1的另一端接地；电阻R2的另一端与开关三极管T1的基极电连接；开关三极管T1的射极、电容C2的一端以及电容C3的一端共同接地；电容C2的另一端、电容C3的另一端、开关三极管T1的集电极、电阻R3的一端以及各复位输出降压电阻的一端共线；电阻R3的另一端即为上述的上电复位电路的应急电源端；各复位输出降压电阻的另一端即为上述的上电复位电路的复位输出端；上电复位电路的电源端与上述的供电单元电连接。

进一步的方案是：上述的掉电保护电路105具有电源端、复位电源输出端和与微处理器单元的微处理器的个数相同的掉电应急电源输出端；掉电保护电路包括调整三极管T2、电阻R4、电阻R5、电阻R6、电容C4、电池BAT1和与微处理器单元的微处理器的个数相同的降压电阻；电容C4的一端、电阻R4的一端和调整三极管T2的集电极具有公共接点，该公共接点即为上述的掉电保护电路的电源端；电容C4的另一端接地；电阻R4的另一端、电阻R5的一端和调整三极管T2的基极共线；电阻R5的另一端接地；调整三极管T2的射极与电阻R6的一端电连接；电阻R6的另一端、电池BAT1的正极和各降压电压的一端因共线而具有一个公共接点，该公共接点即为上述的掉电保护电路的复位电源输出端；各降压电阻的另一端即为上述的掉电保护电路的掉电应急电源输出端；掉电保护电路的各掉电应急电源输出端分别对应与微处理器单元的各微处理器的电源端电连接；掉电保护电路的电源端与上述的供电单元电连接；掉电保护电路的复位电源输出端与上述的上电复位电路的应急电源端电连接。

一种由上述的基于片上系统多核融合的软件保护装置对软件进行保护的方法包括以下步骤：

①在受保护软件的开发阶段将核心算法进行分解，嵌入到基于片上系统的微处理器单元的不同的微处理器中，同时确定与受保护软件之间的通信；

②在受保护软件产品发行时将核心资源，包括关键信息和执行关键信息所有的功能参数，分别以不同的加密算法存储于微处理器单元中不同的微处理器内部扩展的随机存储器中；

③受保护软件通过总线接口单元向微处理器单元的主控微处理器发送命令需求，主控微处理器解析接受到的命令，若命令合法，主控微处理器根据要求让微处理器单元中的其他微处理器执行相关的动作并返回受保护软件需要的参数；若命令不合法，主控微处理器根据是否满足自毁条件决定是否销毁受保护软件的核心资源和嵌入的核心算法；

④当微处理器单元中的各微处理器被蓄意拆卸，或被进行损伤性的探测内部资源时，微处理器单元内的各微处理器内部随机存储器数据立即丢失。

本发明具有积极的效果：（1）本发明以基于片上系统的微处理器为核心，增加微处理器类型的判断难度，提高保护装置的软件保护能力。（2）采用多种基于片上系统的微处理器并行处理受保护软件需要存储的核心资源，提高了信息探测、逻辑分析和微电子逆向的难度。（3）掉电保护电路保证在掉电情况下使软件保护装置初始化变量值保持在微处理器的随机存储器中；当微处理器离开保护装置，其内部被保护软件变量值不可逆的丢失。

附图说明

图1为本发明的组成结构示意图；

图2为本发明的优选的上电复位电路原理图；

图3是本发明优选的掉电保护电路。

上述附图中的附图标记如下：

微处理器单元101，主控微处理器1011，微处理器1012，……微处理器101n，

上电复位电路102，总线接口单元103，共享存储器104，掉电保护电路105，USB总线106，供电单元107。

具体实施方式

（实施例1）

见图1，本实施例的基于片上系统多核融合的软件保护装置，由微处理器单元101、上电复位电路102、总线接口单元103、共享存储器104、掉电保护电路105、USB总线106和供电单元107组成。

微处理器单元101由基于片上系统的微处理器1011、微处理器1012……微处理器101n组成。微处理器单元101内的微处理器的个数n可依据需要在2至20的范围内确定，本实施例中，微处理器单元101内的微处理器的个数n的数值为5个。设定微处理器1011为主控微处理器。微处理器单元101的各个微处理器均具有电源端、外部复位控制端和通信端。

前述的片上系统（Systemonachip，英文缩写为SoC），指的是在单个芯片上集成一个完整的系统。

主控微处理器1011及其他微处理器可选用美国芯科实验室有限公司（Silicon Laboratories，Inc.）生产的C8051F12X/13X、C8051F31X/32X/33X/34X、C8051F41X系列；或美国爱特梅尔（Atmel）公司生产的AT89C51RC2/RD2/RE2、AT89C51IC2/ID2/IE2等内部带有XRAM和停机模式的微处理器。

上电复位电路102具有电源端、应急电源端和与微处理器个数n相同个数的复位输出端。

总线接口单元103具有电源端、对内通信端和对外通信端。

共享存储器104具有电源端和通信端。

掉电保护电路105具有电源端、复位电源输出端和与微处理器单元101的微处理器的个数n相同个数的掉电应急电源输出端。

供电单元107为系统各单元提供工作电源，其输出直流电VCC。

前述的上电复位电路102的电源端、总线接口单元103的电源端、共享存储器104的电源端以及掉电保护电路105的电源端均与供电单元107电连接；微处理器单元101的各微处理器的电源端分别对应与掉电保护电路105的一个微处理器电源输出端电连接；各微处理器的外部复位控制端分别对应与上电复位电路102的一个复位输出端电连接；上电复位电路102的应急电源端与掉电保护电路105的复位电源输出端电连接。

微处理器单元101的各微处理器的通信端、共享存储器104的通信端以及总线接口单元103的对内通信端均与USB总线106通信电连接，从而使得微处理器单元101的各微处理器、总线接口单元103和共享存储器104通过USB总线106实现相互通信电连接；本实施例的基于片上系统多核融合的软件保护装置在使用时，由总线接口单元103的对外通信端与运行受保护软件的设备的总线电连接。

见图2，前述的上电复位电路102由开关三极管T1、电阻R1、电阻R2、电阻R3、电容C1、电容C2、电容C3和个数与上电复位电路102的复位输出端的个数相同也即n个复位输出降压电阻即电阻RS1、电阻RS2、……电阻RSn组成。电容C1的一端即为上电复位电路102的电源端；电容C1的另一端、电阻R1的一端以及电阻R2的一端共线；电阻R1的另一端接地；电阻R2的另一端与开关三极管T1的基极电连接；开关三极管T1的射极、电容C2的一端以及电容C3的一端共同接地；电容C2的另一端、电容C3的另一端、开关三极管T1的集电极、电阻R3的一端以及电阻RS1、电阻RS2、……电阻RSn的各一端共线；电阻R3的另一端即为上电复位电路102的应急电源端；各复位输出降压电阻即也电阻RS1的另一端、电阻RS2的另一端、……电阻RSn的另一端即为上电复位电路102的n个复位输出端。

见图3，前述的掉电保护电路105由调整三极管T2、电阻R4、电阻R5、电阻R6、电容C4、电池BAT1以及与微处理器单元101的微处理器的个数n相同个数的降压电阻即电阻RC1、电阻RC2、……电阻RCn组成。电容C4的一端、电阻R4的一端和调整三极管T2的集电极具有公共接点，该公共接点即为掉电保护电路105的电源端；电容C4的另一端接地；电阻R4的另一端、电阻R5的一端和调整三极管T2的基极共线；电阻R5的另一端接地；调整三极管T2的射极与电阻R6的一端电连接；电阻R6的另一端、电池BAT1的正极和电阻RC1、电阻RC2、……电阻RCn的各一端具有公共接点，该公共接点即为掉电保护电路105的复位电源输出端，其输出电压Vcore；电阻RC1的另一端、电阻RC2的另一端、……电阻RCn的另一端即为掉电保护电路105的n个掉电应急电源输出端。

本实施例的基于片上系统多核融合的软件保护装置的工作过程及其对软件保护的方法如下述：

本装置加电时，供电单元107给上电复位电路102提供工作电压Vcc，电容C1、电阻R2和T1形成充电回路，开关三极管T1饱和导通，上电复位电路102的各个复位信号输出端输出低电平，使微处理器单元101的各个微处理进入复位阶段；当电容C1充电结束，开关三极管T1截止，上电复位电路102的各个复位信号输出端被R3上拉为高电平，系统进入运行状态；当系统掉电时，电容C1和电阻R1形成放电回路，释放电容C1存储的能量；电容C2和电容C3用于抑制高频和低频干扰。

本装置加电时，掉电保护电路105中的电阻R4、电阻R5和调整三极管T2构成降压型的开关电路，将供电单元107提供的电源VCC调整为各微处理器和电池BAT1能够承受的电压，并通过限流电阻R6给电池BAT1充电；当本装置掉电时，调整三极管T2截止，切断电池BAT1与其他外围电路的联系，保证电池BAT1只给微处理器内部的随机存储器RAM供电。掉电保护电路105提供的电压Vcore，用于保存微处理器内部RAM信息。

微处理器单元101是本装置的核心单元，其协调和控制其他各个单元的工作。工作时，微处理器单元101的主控微处理器1011通过总线接口单元103的对外通信端与运行受保护软件设备的USB、PCI、PCI Express等总线连接。当受保护软件需要使用核心资源时，通过总线接口单元103向主控微处理器1011发出携带认证信息的命令，主控微处理器1011进行认证信息确认：若命令合法，则主控微处理器1011根据命令内容向其他微处理器1012……101n发出控制操作，其他微处理器完成相关动作，并将返回的数据送至共享存储器104，再由主控微处理器1011返回运行受保护软件；若命令不合法，则主控微处理器1011根据是否满足自毁条件来决定是否销毁受保护软件的核心资源和嵌入的核心算法。当微处理器单元101中各微处理器被蓄意拆卸，或被进行损伤性的探测内部资源时，微处理器单元101内的微处理器内部随机存储器数据立即丢失。

由本实施例的基于片上系统多核融合的软件保护装置，对软件实施保护的工作方法，包含以下的步骤：

①在受保护软件的开发阶段将核心算法进行分解，嵌入到基于片上系统的微处理器单元101的不同的微处理器中，同时确定与受保护软件之间的通信；

②在受保护软件产品发行时将核心资源，包括关键信息和执行关键信息所有的功能参数，分别以不同的加密算法存储于微处理器单元101中不同的微处理器内部扩展的随机存储器中；

③受保护软件通过总线接口单元103向微处理器单元101的主控微处理器1011发送命令需求，主控微处理器1011解析接受到的命令，若命令合法，主控微处理器1011根据要求让微处理器单元101中的其他微处理器1012……微处理器101n执行相关的动作并返回受保护软件需要的参数；若命令不合法，主控微处理器1011根据是否满足自毁条件决定是否销毁受保护软件的核心资源和嵌入的核心算法。

④当微处理器单元101中的各微处理器被蓄意拆卸，或被进行损伤性的探测内部资源时，微处理器单元101内的各微处理器内部随机存储器数据立即丢失。

以上实施例是对本发明的具体实施方式的说明，而非对本发明的限制，有关技术领域的技术人员在不脱离本发明的精神和范围的情况下，还可以做出各种变换和变化而得到相对应的等同的技术方案，因此所有等同的技术方案均应该归入本发明的专利保护范围。

编辑：蜗牛纳@北京纳杰专利申请代理机构

本文地址：http://www.bjnajie.com/a/zllingyu/3803.html

相关阅读：

国家高新企业认定条件

实用新型专利申请流程

专利申请的基本流程

PCT国际专利申请

申请专利的费用

贯标认证流程